| 學分數 |
3
|
修課時數 |
3
|
開課班級 |
日間部四年制3年級 A班
|
| 本課程培養學生下列知識： |
|
課程大綱:
本課程將使同學從電路層與佈局層的設計角度，來進行數位積體電路設計之相關概念與知識的介紹及說明，本課程內容包含有：
1.電晶體製程與模型 2.數位反相器之靜態特性分析3.數位反相器之動態特性分析4.靜態組合邏輯積體電路 5.靜態序向邏輯積體電路6.動態邏輯積體電路 7.記憶體 8.輸出入保護電路This course presents the relevant concept and knowledge of digital integrated circuit design from the perspectives of circuit-level and layout-level. The course contains some topics as follows:
1.MOS fabrication process and model
2.MOS inverters: static characteristics
3.MOS inverters: dynamic characteristics
4.Static logic circuits: combinational
5.Static logic circuits: sequential
6.Dynamical logic circuits
7.Semiconductor memories
8.Chip input and output circuits
|
| 每週授課主題 |
|
第01週：簡介第02週：MOSFET製程第03週：MOSFET電晶體(I)第04週：MOSFET電晶體(II)及模型第05週：反相器之靜態特性(I)第06週：反相器之靜態特性(I)第07週：反相器之動態特性(I)第08週：反相器之動態特性(II)第09週：期中考第10週：組合MOS邏輯積體電路(I)第11週：組合MOS邏輯積體電路(II)第12週：序向MOS邏輯積體電路(I)第13週：序向MOS邏輯積體電路(II)第14週：動態邏輯積體電路(I)第15週：動態邏輯積體電路(II), 記憶體(I)第16週：記憶體(II)第17週：輸出入保護電路第18週：期末考
|
| 成績及評量方式 |
|
期中考：30%期末考：30%出席：20%作業：20%
|
| 證照、國家考試及競賽關係 |
|
本課程無證照、國家考試及競賽資料。
|
| 主要教材 |
1.CMOS Digital Integrated Circuit─ Analysis & DesignSung-Mo. Kang, Yusuf. Leblebici, Chulwoo Kim McGraw-Hill007338062820154th edition (教科書)
|
| 教師資料 |
教師網頁：http://www.cyut.edu.tw/~cyhfyc/
E-Mail： cyhfyc@cyut.edu.tw
Office Hour：
星期一,第5~6節,地點:E-719;
星期三,第5~6節,地點:E-719;
分機:4411
|
|