| 當期課號 |
3572
|
中文科名 |
數位積體電路設計概論
|
| 學分數 |
3
|
修課時數 |
3
|
開課班級 |
四年制4年級 A班
|
| 本課程與系所培養學生核心能力關聯度 | 高度關聯 | 中高關聯 | 中度關聯 | 中低關聯 | 低度關聯 |
| 相關數學、科學及知識運用能力。 |
|
|
|
✔
|
|
| 專案或實驗之設計、執行及結果分析能力。 |
|
✔
|
|
|
|
| 實務執行所需之技術與使用工具能力。 |
|
✔
|
|
|
|
| 程式撰寫或應用電路之基礎能力。 |
✔
|
|
|
|
|
| 有效溝通與團隊合作及計畫管理之能力。 |
|
|
|
✔
|
|
| 問題發掘、分析及解決能力。 |
|
✔
|
|
|
|
| 專業倫理、時事議題之認知及終身學習能力。 |
|
✔
|
|
|
|
| 本課程培養學生下列知識： |
|
本課程在介紹使用電腦輔助工具及硬體描述語言來進行數位積體電路或系統的設計. 2.內容:架構層/行為層概念, Verilog硬體描述語言,行為層/暫存器層/閘層設計,FPGA實現與工具,平面化置放與佈線過程,MOS反相器靜態/動態特性,靜態邏輯電路:組合電路設計,靜態邏輯電路:序向電路設計,動態邏輯電路設計,半導體記憶體,晶片輸出入電路,專題研究.
1.瞭解基本積體電路設計概念2.瞭解晶片開發程序3.瞭解IC 設計的方法選擇與流程4.瞭解基本 CAD 工具5.瞭解IC 製程與設計關係6.瞭解IC設計與模擬驗證(FPGA)7.瞭解基本的硬體描述語言1.This course presents the design of digital integrated circuits via FPGA CAD tool and Vrilog code. 2. Content: Architecture/Behavior Concepts, Verilog HDL Programming, Behavior/RTL/Gate-level Design, FPGA Implementation and Tools, Floor plan, Placement & Route, MOS Inverters: Static/Dynamic Characteristics, Static Logic Circuits: Combinational, Static Logic Circuits: Sequential, Dynamical Logic Circuits, Semiconductor Memories, Chip Input and Output Circuits, Case Study.
|
| 每週授課主題 |
|
第01週：Ch0. 課程簡介第02週：Ch1. 數位系統簡介第03週：Ch2. 布林函式與邏輯閘第04週：Ch2. 布林函式與邏輯閘第05週：Ch3. FPGA平台應用第06週：Ch3. FPGA平台應用第07週：Ch4. 組合邏輯電路第08週：Ch4. 組合邏輯電路第09週：期中考第10週：Ch5. 循序邏輯電路第11週：Ch5. 循序邏輯電路第12週：Ch6. 有限狀態機第13週：Ch6. 有限狀態機第14週：Ch7. 系統規格以硬體描述語言實現第15週：Ch7. 系統規格以硬體描述語言實現第16週：Ch8. 記憶體與可程式化邏輯單元第17週：Ch8. 記憶體與可程式化邏輯單元第18週：期末考
|
| 成績及評量方式 |
|
出席：10%作業：30%期中考：30%期末考：30%
|
| 證照、國家考試及競賽關係 |
|
本課程無證照、國家考試及競賽資料。
|
| 主要教材 |
|
1. 書名：Verilog FPGA 晶片設計 作者：杜灶生編著 出版社：全華圖書 ISBN：978-957-21-6412-9 (教科書)
|
| 教師資料 |
|
教師網頁：http://www.cyut.edu.tw/~/
E-Mail： chingivan2008@gmail.com
Office Hour：
分機:
|
|
|