當期課號 |
3577
|
中文科名 |
數位積體電路設計概論
|
學分數 |
3
|
修課時數 |
3
|
開課班級 |
四年制4年級 A班
|
本課程與系所培養學生核心能力關聯度 | 高度關聯 | 中高關聯 | 中度關聯 | 中低關聯 | 低度關聯 |
相關數學、科學及知識運用能力。 |
|
|
|
✔
|
|
專案或實驗之設計、執行及結果分析能力。 |
|
✔
|
|
|
|
實務執行所需之技術與使用工具能力。 |
|
✔
|
|
|
|
程式撰寫或應用電路之基礎能力。 |
✔
|
|
|
|
|
有效溝通與團隊合作及計畫管理之能力。 |
|
|
|
✔
|
|
問題發掘、分析及解決能力。 |
|
✔
|
|
|
|
專業倫理、時事議題之認知及終身學習能力。 |
|
✔
|
|
|
|
本課程培養學生下列知識: |
本課程在介紹使用電腦輔助工具及硬體描述語言來進行數位積體電路或系統的設計. 2.內容:架構層/行為層概念, Verilog硬體描述語言,行為層/暫存器層/閘層設計,FPGA實現與工具,平面化置放與佈線過程,MOS反相器靜態/動態特性,靜態邏輯電路:組合電路設計,靜態邏輯電路:序向電路設計,動態邏輯電路設計,半導體記憶體,晶片輸出入電路,專題研究.
1.瞭解基本積體電路設計概念2.瞭解晶片開發程序3.瞭解IC 設計的方法選擇與流程4.瞭解基本 CAD 工具5.瞭解IC 製程與設計關係6.瞭解IC設計與模擬驗證(FPGA)7.瞭解基本的硬體描述語言1.This course presents the design of digital integrated circuits via FPGA CAD tool and Vrilog code. 2. Content: Architecture/Behavior Concepts, Verilog HDL Programming, Behavior/RTL/Gate-level Design, FPGA Implementation and Tools, Floor plan, Placement & Route, MOS Inverters: Static/Dynamic Characteristics, Static Logic Circuits: Combinational, Static Logic Circuits: Sequential, Dynamical Logic Circuits, Semiconductor Memories, Chip Input and Output Circuits, Case Study.
|
每週授課主題 |
第01週:基本積體電路設計方法第02週:基本積體電路設計方法第03週:瞭解CMOS 邏輯電路設計第04週:瞭解CMOS 邏輯電路設計第05週:CMOS物理結構第06週:CMOS電氣特性第07週:IC 設計方法及流程第08週:FPGA Implementation第09週:期中考第10週:IC製程第11週:IC設計與模擬驗證(FPGA)第12週:IC設計與模擬驗證(FPGA)第13週:Verilog硬體描述語言第14週:Verilog硬體描述語言第15週:Verilog硬體描述語言第16週:個案研究-整合系統設計討論第17週:Case Study第18週:期末考
|
成績及評量方式 |
平時作業及出席:20%期中考:20%期末考:20%專題報告:20%學習態度:20%
|
證照、國家考試及競賽關係 |
本課程無證照、國家考試及競賽資料。
|
主要教材 |
1.CMOS數位積體電路分析與設計(第三版), 吳紹懋、黃正光, 全華圖書, 2004(教科書)2.投影片(iLMS數位學習系統)
|
教師資料 |
教師網頁:http://www.cyut.edu.tw/~schong/
E-Mail: schong@cyut.edu.tw
Office Hour:
分機:
|
|
|