學分數 |
3
|
修課時數 |
4
|
開課班級 |
日間部四年制1年級 A班
|
本課程與系所培養學生核心能力關聯度 | 高度關聯 | 中高關聯 | 中度關聯 | 中低關聯 | 低度關聯 |
設計資通訊應用系統及開發軟硬體的能力。 |
|
|
|
|
✔
|
設計與執行實驗及分析數據的能力。 |
|
✔
|
|
|
|
運用數學、科學及資通訊知識的能力。 |
✔
|
|
|
|
|
發掘、分析及解決問題的能力。 |
|
✔
|
|
|
|
執行資通訊工程實務所需技術與使用工具的能力。 |
✔
|
|
|
|
|
持續關切時事議題、瞭解科技發展對社會影響及自我學習的習慣與能力。 |
|
|
|
✔
|
|
計畫管理、有效溝通及團隊合作的能力。 |
|
|
✔
|
|
|
認知專業倫理與社會責任的重要性。 |
|
|
|
|
✔
|
本課程培養學生下列知識: |
本課程是培養學生硬體設計能力之入門課程,課程內容將介紹基礎的進制系統、布林函數、組合邏輯設計與序向邏輯設計等,並搭配CPLD/FPGA與相關電子儀器進行電路實作。1.瞭解進制系統的觀念與計算2.能使用示波器與電源供應器等儀器3.瞭解布林函數與邏輯電路的設計與化簡4.熟悉序向邏輯設計的觀念5.能進行電路佈線設計6.能透過CPLD/FPGA進行電路實作This course provides students in hardware design capacity. The course including: Basic binary system, Boolean function, combinational logic design, sequential logic design, and with the CPLD/FPGA and related electronic equipment for circuit implementation
|
每週授課主題 |
第01週:課程說明與簡介第02週:數字系統第03週:進制轉換與補數原理第04週:基本邏輯閘介紹與TTL/CMOS常用IC介紹第05週:卡諾圖化簡第06週:組合邏輯設計範例 - 加減法器第07週:組合邏輯設計範例 - 解碼邊碼器與LED燈控制第08週:期中復習第09週:期中考第10週:序向邏輯介紹第11週:J-K正反器與D型正反器介紹第12週:CPLD / FPGA 介紹第13週:計數器介紹第14週:555振盪器說明與應用第15週:設計範例 - 跑馬燈第16週:設計範例 - 來客報知器第17週:期末復習第18週:期末考
|
成績及評量方式 |
隨堂模擬測驗:10%期中考:20%期末考:20%平時作業及出席:50%
|
證照、國家考試及競賽關係 |
本課程無證照、國家考試及競賽資料。
|
教師資料 |
教師網頁:http://www.cyut.edu.tw/~jflin/
E-Mail: jflin@cyut.edu.tw
Office Hour:
星期二,第5~6節,地點:E-736; 星期三,第5節,地點:E-736; 星期三,第6節,地點:E-737; 分機:4811
|
|
|