| 學分數 |
3
|
修課時數 |
3
|
開課班級 |
日間部四年制2年級 A班
|
| 本課程與系所培養學生核心能力關聯度 | 高度關聯 | 中高關聯 | 中度關聯 | 中低關聯 | 低度關聯 |
| 相關數學、科學及知識運用能力。 |
|
|
✔
|
|
|
| 專案或實驗之設計、執行及結果分析能力。 |
✔
|
|
|
|
|
| 實務執行所需之技術與使用工具能力。 |
|
|
|
✔
|
|
| 資訊系統或應用半導體元件與晶片之設計基礎能力。 |
|
✔
|
|
|
|
| 有效溝通與團隊合作及計畫管理之能力。 |
|
✔
|
|
|
|
| 問題發掘、分析及解決能力。 |
|
✔
|
|
|
|
| 專業倫理、時事議題之認知及終身學習能力。 |
|
|
|
✔
|
|
| 本課程培養學生下列知識： |
|
本課程在介紹，要效建立系統的要素與技巧，以符合經濟效應。課程目標為：1.瞭解系統概述以及組成要件2.瞭解系統的開發流程與技巧3.熟悉影響系統的原因4.熟悉分析系統優劣的方法5.熟悉改善系統的成效方法6.熟悉評估系統的可行性方法7.瞭解設計優質系統的方法This course provides the fundamental knowledge of systems analysis and design. The students will realize the following systems analysis and design after finishing this course, especially about the technique and method of an information software system's development：
1. Learn how to construct an information system.
2. Learn how to conduct the system analysis.
3. Learn how to manage a project.
4. Learn how to develop, testing and evaluate a system.
|
| 每週授課主題 |
|
第01週：簡介第02週：設計系統的流程第03週：講解何謂硬體描述語言、設計階層的模組概念第04週：硬體描述語言的基本概念第05週：建立模組的方式並呼叫已完成的模組、模組與輸出入埠的關係。介紹模擬軟體的使用。第06週：使用HDL設計基本數位邏輯，並且分析造成延遲的原因第07週：介紹如何快速實現算術操作(bitwise、relational、shift、modulus and 第08週：並教受序向邏輯的設計、條件式的判斷以及loop在硬體的概念第09週：期中考第10週：檢討期中考。講解Task與function的差異第11週：給一些實際的範例，並講解設計系統的技巧第12週：設計與教授記憶體以及狀態機的概念第13週：時序與延遲的基本概念，在設計時，要如何事先考量第14週：何謂合成，邏輯合成與硬體描述語言之間的關係。功能驗證與時序驗證的差異。設計一個16-ALU第15週：驗證方式。包含教授涵蓋率的增加以及寫程式的技巧，如何搭配第三方軟體來產生大量的測試資料。第16週：概述硬體與軟體如何在實際平台上做溝通。第17週：概述硬體與軟體如何在實際平台上做溝通。第18週：期末考
|
| 證照、國家考試及競賽關係 |
|
本課程無證照、國家考試及競賽資料。
|
| 主要教材 |
|
2.(1)Verilog硬體描述語言，作者: 黃英叡，江文啟,全華圖書(教科書)3.(2)系統單晶片概論SOC，作者:王駿發‧王朝欽‧李聰‧李昆忠‧黃穎聰‧高立圖書(教科書)
|
| 教師資料 |
|
教師網頁：http://www.cyut.edu.tw/~kwlin/
E-Mail： kwlin@cyut.edu.tw
Office Hour：
分機:
|
|
|