當期課號 | 7409 | Course Number | 7409 |
---|---|---|---|
授課教師 | 張原豪 | Instructor | CHANG,YUEN HAW |
中文課名 | 積體電路專題(二) | Course Name | Special Topic on Integral Circuit (II) |
開課單位 | 資訊工程系碩士班一A | Department | |
修習別 | 選修 | Required/Elective | Elective |
學分數 | 2 | Credits | 2 |
課程目標 | 1.本專題在介紹使用電腦輔助工具針對積體電路進行分析與設計,並藉此作為研究之基礎. 2.內容以Cadence環境中的Hspice為主: 介紹Cadence工作站及環境操作,設計流程,電路之描述分析,MOS電晶體設計使用,Hspice模擬及路徑分析. | Objectives | 1. This course presents the analysis and design of integrated circuits via CAD tool,and then it will be the research basis. 2. Hspice Content: Introduction to workstation and cadence design environment (design flow overview), Circuit description and analysis, MOS design of a selected example, Hspice simulation and critical path analysis. |
教材 | 國家晶片製程中心軟體使用手冊 | Teaching Materials | CIC handout & data |
成績評量方式 | project 60% homework 40% | Grading | project 60% homework 40% |
教師網頁 | http://www.csie.cyut.edu.tw/~cyhfyc/cyhfyc.html | ||
教學內容 | 本課程由積體電路製程介紹,進而講解製程相對元件,元件相對佈局 的關係,藉由實際的製程資料來說明積體電路設計與佈局設計的實 現與考量,並搭配Cadence公司提供的Virtuoso Layout Editor與Diva軟體 ,來實習元件的佈局與佈局驗證,以期使學員具佈局概念與設計基礎。 |
Syllabus | 1. Technology Introduction 2. Basic Layout Concept 3. Layout and Device 4. Layout Design Consideration 5. Layout Verification 6. Preparing Mask Tooling Form Introduction to Layout Editor (Virtuoso) Lab |